氮化鎵增強模式器件的制作方法

文檔序號:24728935發布日期:2021-04-16 23:24
氮化鎵增強模式器件的制作方法
氮化鎵增強模式器件
1.要求優先權
2.本申請要求享有2018年9月11日提交的美國專利申請序列號62/729,596的優先權的權益,其全部內容通過引用合并于此。
技術領域
3.該文獻總體上但非限制性地涉及半導體器件,并且更具體地涉及用于構造增強模式氮化鎵器件的技術。


背景技術:

4.氮化鎵基半導體作為制造下一代晶體管或半導體器件的首選材料,具有優于其他半導體的多個優勢,這些晶體管可在高壓和高頻應用中使用。例如氮化鎵(gan)基半導體具有寬禁帶,使由這些材料制成的器件能夠具有較高的擊穿電場,并能在很寬的溫度范圍內保持堅固性。由基于gan的異質結構形成的二維電子氣(2deg)通常具有較高的電子遷移率,使得使用這些結構制造的器件可用于功率開關和放大系統。但是,基于gan的半導體通常用于制造耗盡模式,或者通常用于在由于許多支持這些器件的電路復雜性而在許多這些系統中使用受限的器件上。
附圖說明
5.圖1示出了根據各種實施例的并入了掩埋的p型區域的增強模式化合物半導體器件的示圖。
6.圖2示出了根據各種實施例的結合有上覆p型區域和掩埋p型區域的增強模式化合物半導體器件的圖。
7.圖3示出了根據各種實施例的結合有凹陷的溝道層和掩埋p型區域的增強模式化合物半導體器件的圖。
8.圖4a、圖4b、圖4c、圖4d和圖4e共同示出根據各種實施例的用于形成增強模式化合物半導體器件的柵極區域的步驟的圖。
9.圖5a和5b示出了根據各種實施例的具有可控制的掩埋p型區域的增強模式半導體器件的示圖。
10.圖6a和圖6b示出了根據各種實施例的增強模式半導體器件的圖,該增強模式半導體器件具有圖案化有階梯區域的掩埋的p型區域。
11.圖7a和7b示出了根據各種實施例的增強模式半導體器件的圖,該增強模式半導體器件具有被圖案化為條紋區域的掩埋的p型區域。
12.圖8示出了根據各種實施例的組合的耗盡模式化合物半導體器件和增強模式化合物半導體器件的圖。
13.圖9示出了根據各種實施例的具有掩埋電阻器的增強模式半導體器件的圖。
14.圖10示出了根據各種實施例的用于制造增強模式化合物半導體器件的過程的示
例。
15.圖11a和11b示出根據各種實施例的用于通過離子注入來圖案化增強模式化合物半導體器件的p型區域的步驟的圖。
16.圖12a、圖12b和圖12c示出根據各種實施例的用于通過退火圖案化增強模式化合物半導體器件的p型區域的結構的示圖。
17.圖13a、13b和13c示出根據各種實施例的用于通過退火圖案化增強模式化合物半導體器件的p型區域的圖。
18.圖14a和圖14b示出根據各種實施例的用于通過退火圖案化增強模式化合物半導體器件的p型區域的結構的圖。
19.在不一定按比例繪制的附圖中,相似的數字可以在不同的視圖中描述相似的組件。具有不同字母后綴的相似數字可以表示相似組件的不同實例。附圖通過示例而非限制的方式大體上示出了本文檔中討論的各種實施例。
具體實施方式
20.本公開尤其描述了使用掩埋在基于gan的高電子遷移率晶體管的2deg區域下方的區域p型gan材料制造的基于gan的增強模式半導體器件(在這里為“增強模式化合物半導體器件”或“增強模式器件”),例如晶體管和開關。這些基于gan的增強模式半導體器件可用于要求開關元件通常處于關斷狀態的高頻和高功率開關應用中。與使用已知的耗盡模式gan器件的設計相比,這種增強模式半導體器件可以以降低的電路復雜性集成到開關電源應用的電路設計中,從而降低了這些設計的成本。
21.示例性示例包括可以在高功率密度和高頻下使用的諸如高電子遷移率晶體管(hemt)之類的基于gan的增強模式半導體器件(以下稱為“增強模式gan器件”),以及用于制造這種器件的方法。增強模式器件可以包括一層p型基于gan的化合物半導體材料(例如,摻雜的p型材料),該層設置在由基于gan的異質結構形成的2deg區域下方的氮化鋁(aln)材料的區域上。p型材料層或aln材料區域可以配置為確定增強模式器件的增強模式導通閾值電壓,例如在增強模式gan器件未偏置時耗盡2deg區域,例如,當沒有電壓施加到設備的柵極端子時。在一個示例中,這種配置包括例如通過在p型材料失活時選擇性地激活p型材料的部分來圖案化p型材料層,以及當激活p型材料時有選擇地停用p型材料的點。在另一個示例中,這種配置包括在2deg下方的目標距離內形成aln材料區域,以使aln材料至少部分耗盡2deg。
22.說明性示例包括通過使基于gan的異質結構的勢壘層的區域凹陷而形成的增強模式gan器件,以便在凹陷區域下方的區域中耗盡由基于gan的異質結構形成的2deg。增強模式gan器件還包括至少部分地形成在凹陷區域內的柵極區域。
23.說明性示例包括根據本文所述的凹陷技術和掩埋區結構形成的增強模式gan器件。
24.如本文中所使用的,基于gan的化合物半導體材料可以包括元素的化合物,該化合物包括gan以及元素周期表中來自不同族的一種或多種元素。這樣的化合物可以包括來自第13組的元素(即,包括硼(b)、鋁(al)、鎵(ga)、銦(in)和th(tl)的組)與來自第15組的元素(即包括氮(n)、磷(p)、砷(as)、銻(sb)和鉍(bi)的組)的配對。元素周期表的第13組也可以
稱為第iii組,第15組也可以稱為第v組。在一個示例中,半導體器件可以由gan和氮化鋁銦鎵(alingan)制成。
25.本文所述的異質結構可以形成為aln/gan/aln異質結構、inaln/gan異質結構、algan/gan異質結構或由第13族和第15族元素的其他組合形成的異質結構。這些異質結構可以在形成異質結構的化合物半導體的界面(例如gan和algan的界面)上形成2deg。2deg可以形成電子的導電溝道,該電子可以被可控地耗盡,例如通過由位于溝道下方的p型材料的掩埋層形成的電場來控制。電子的導電溝道也可以可控地增強,例如通過由設置在溝道上方的柵極端子形成的電場來控制流過半導體器件的電流。使用這種導電溝道形成的半導體器件可以包括高電子遷移率晶體管。
26.使用用于形成(例如,沉積、生長、圖案化或蝕刻)這樣的層,掩模和器件結構的任何合適的技術來形成本文描述的層、掩模和器件結構。
27.圖1示出了根據各種實施例的并入了掩埋的p型區域的增強模式化合物半導體器件100的圖。增強模式器件100可以包括諸如增強模式hemt的增強模式場效應晶體管(fet)。盡管本公開內容主要討論了將基于gan的化合物半導體材料用于制造增強模式器件100和本文討論的其他器件,但是可以使用其他合適的單晶化合物半導體材料,例如由iii
?
v族化合物形成的材料,例如基于gaas的化合物。增強模式gan器件100包括基板105、設置在基板105的表面上方的器件結構110、柵極電極140、源極電極145和耦合至該器件結構的漏極電極150。
28.基板105包括晶圓,例如高質量單晶半導體材料的晶圓,例如藍寶石(α
?
al2o3)、gan、gaas、si、碳化硅(sic)的任何多晶型物(包括纖鋅礦)、aln、inp或用于制造半導體器件的類似基板材料。
29.器件結構110包括化合物半導體材料的一層或多層(例如,外延形成的層)。這樣的層可以包括緩沖層115、摻雜層120(例如,p型層)和溝道層122。溝道層122可以包括第一化合物半導體材料的第一層125和第二化合物半導體材料的第二層135(例如,阻擋層),使得第一化合物半導體材料具有與第二化合物半導體材料不同的帶隙。在示例中,第一化合物半導體材料是gan,第二化合物半導體材料是algan。溝道層122還可以包括2deg區域130,其形成在第一層125和第二層135的界面處或由第一層125和第二層135形成的異質結處。當增強模式器件100被偏置以例如電耦合源極電極145(例如,增強模式gan器件100的源極或源極區域)和漏極電極150(例如,增強模式gan器件100的漏極或漏極區域)時,2deg區域130形成自由電子的導電溝道。
30.緩沖層115包括化合物半導體材料,例如無意摻雜的gan層,其具有約10
16
/cm3的摻雜劑濃度和400
?
500nm的厚度??梢酝ㄟ^外延生長或通過使用其他薄膜形成技術,例如化學氣相沉積,將這種材料形成為薄膜。緩沖層還可包括一個或多個附加層,例如用于生長附加化合物半導體層的成核層。
31.摻雜層120可以包括單晶化合物半導體材料的層,諸如p型gan(p
?
gan)的層。這種層可以具有大約100nm的厚度,并且可以被配置為使得能夠進行增強模式器件100的增強模式操作。這種配置可以包括選擇摻雜劑材料和摻雜劑材料的摻雜劑濃度以確定增強模式導通閾值電壓(以下稱為“增強模式閾值電壓”)以允許電流在增強模式器件100的源極電極145和漏極電極150之間流動。這樣的摻雜劑材料可以是可以與單晶化合物半導體材料結合
的任何p型摻雜劑,例如包括鎂(mg)的化合物??梢曰谝阎募夹g、基于期望的增強模式閾值電壓、用于形成柵極電極140的材料的功函數、從柵極電極到2deg區域130的距離142、以及其他因素來選擇這樣的摻雜濃度。在一些實施例中,還可以根據從摻雜層120到2deg區域130的距離157來選擇摻雜劑濃度。在一些實施例中,摻雜層120可以大約為100nm厚,從柵極電極到2deg區域130的距離142可以是大約30nm,從摻雜層120到2deg 130的距離157可以是大約30nm,并且摻雜劑濃度可以小于10
18
/cm3。
32.在一些實施例中,摻雜層120可以包括設置在柵極電極140下方的活化的p型材料(以下稱為激活區160)的區域160(例如,掩埋的p型區域)。摻雜層120還可以包括p型材料失活的區域170a和170b(以下稱為鈍化區170a和170b)。激活區160可以被配置為耗盡2deg區域130的區域155,諸如以確定增強模式器件100的增強模式閾值電壓。在一些實施例中,激活區160上的電荷可以產生電場,該電場在區域155中的2deg區域130中置換或耗盡自由電子。配置激活區160可以包括選擇激活區中激活p型摻雜劑的濃度,激活區與2deg區域130之間的垂直距離157或幾何形狀(例如,激活區域的長度、寬度或厚度162),以在增強模式器件100無偏時在區域155中耗盡2deg。
33.在一些實施例中,增強模式器件100可以包括設置在結構122和柵極電極140之間的鈍化層137,例如柵氧化層。
34.柵極電極140可以是被選擇以偏置或控制增強模式器件100的任何導電材料,例如具有功函數的金屬,其與激活區160結合操作以實現增強模式器件100的增強模式操作。在一些實施例中,可以例如通過選擇柵極電極的寬度144和具有期望功函數的金屬柵材料來配置柵極電極140,以當施加到柵極電極的偏置電壓超過增強模式器件100的增強模式閾值電壓時,恢復區域155中的2deg。與其他增強模式器件相比,使用激活區160的增強模式器件100的制造可以減小從柵極電極140到2deg區域130的距離142。該減小的距離可以提高在恢復2deg時由柵極電極產生的電場的效率,這繼而可以使得增強模式器件100能夠被制造為具有較短寬度144的柵極電極。
35.源極電極145和漏極電極150可以是能夠與2deg區域130形成歐姆接觸或其他導電結的任何合適的導電材料。
36.在某些示例中,aln區域可以代替激活區160。在這些示例中,摻雜層120可以由任何合適的摻雜或未摻雜的材料(例如緩沖層115的材料)替代。aln的區域形成在第一層125和第二層135的界面的指示距離內,例如距離157內,以使得aln區域至少部分耗盡在aln區域上方的界面處形成的任何2deg。在一個示例中,指示距離是被確定為使得aln區域能夠將在第一層和第二層的界面處形成的2deg消耗指示量的距離。在另一個示例中,指示距離是基于增強模式gan器件100的目標開啟電壓確定的。在另一個示例中,指示距離對應于第一層的厚度,例如該厚度為5
?
30納米。
37.圖2示出了根據各種實施例的增強模式化合物半導體器件200的圖,該增強模式化合物半導體器件200包括上覆p型區域215和掩埋的p型區域220。增強模式器件200可以是增強模式器件100的示例,被修改為包括上覆p型區域215。除了增強模式器件100的層和區域之外,增強模式器件200還可以包括柵極電極205、上覆p型區域215和掩埋的p型區域220。上覆p型區域215可以包括活化的p型材料,例如活化的p
?
gan。如圖1所示,柵極電極205和掩埋的p型區域220可以與柵極電極140和激活區160基本相似。掩埋的p型區域220結合上覆p型
區域215進行操作以耗盡2deg區域130的區域155,以使得能夠進行增強模式器件200的增強模式操作或確定增強模式器件的增強模式閾值電壓,如本文所述。
38.在一些實施例中,掩埋的p型區域220的電荷和上覆p型區域215的電荷可以在2deg區域130中的區域155上產生位移或耗盡自由電子的第一電場和第二電場。與增強模式器件100的相應區域中的耗盡相比,第一電場和第二電場的組合操作可導致在增強模式器件200的區域155中的耗盡增加。在一些實施例中,第一電場和第二電場的組合操作可以使增強模式器件200具有與增強模式器件100類似的電特性,例如增強模式閾值電壓,同時允許掩埋的p型區域220具有比激活區160的摻雜劑濃度低的激活摻雜劑濃度。
39.圖3示出了根據各種實施例的增強模式化合物半導體器件300的圖,該增強模式化合物半導體器件300在溝道層110中結合有凹陷310和掩埋的p型區域315。增強模式器件300可以是增強模式器件100的示例,其被修改為包括凹陷310。增強模式器件300除了包括增強模式器件100的所指示的層和區域之外,還可以包括柵極電極305、凹陷310和掩埋的p型區域315。凹陷310可以例如通過蝕刻工藝形成在2deg區域130上方,以減小從柵極電極305到2deg區域130的距離,同時不干擾或干擾2deg區域。在一些實施例中,凹陷310可以形成在第二層135中。柵極電極305和掩埋的p型區域315可以基本上類似于柵極電極140和激活區160,如圖1所示。然而,由于柵極電極和2deg區130之間的距離減小,可以修改柵極電極305和掩埋的p型區315,同時允許增強模式器件300保持與增強模式器件100基本相似的設備特性。與柵極電極140的長度或厚度相比,這種修改可以包括減小柵極電極305的長度或厚度。這樣的修改還可包括允許掩埋的p型區域315具有比激活區160的摻雜劑濃度更低的激活摻雜劑濃度。
40.在一些實施例中,柵極電極305或掩埋的p型區域315可以具有與柵極電極140或激活區160的幾何形狀或化學組成基本相似的幾何形狀或化學組成。在這些實施例中,柵極電極305和2deg 130之間的減小的距離可以使增強模式裝置300具有更強的導通狀態,或者允許更大的電流在源電極145和漏電極150之間流動,而增強模式器件被偏置。
41.圖4a、圖4b、圖4c、圖4d和圖4e共同示出用于形成諸如增強模式器件300(圖3)的增強模式化合物半導體器件的凹陷的柵極區域或用于使柵極區域凹陷的工藝的圖。在一個示例中,圖4a、圖4b、圖4c、圖4d和圖4e所示的工藝用于使用外延來凹入algan勢壘。該工藝可以用于制造比使用其他技術(例如蝕刻)制造的增強模式器件具有更好的穩定性和可靠性的增強模式器件。
42.該過程包括形成或獲得圖4a所示的初始器件結構。在示例中,初始器件結構包括基板層105、緩沖層115以及部分形成的溝道層,該溝道層包括由基于gan的化合物半導體層125和405形成的基于gan的異質結。如在圖1
?
3的討論中所述,化合物半導體層125包括第一基于gan的化合物半導體材料,而化合物半導體層405包括第二基于gan的化合物半導體材料,該第二基于gan的化合物半導體材料被選擇為具有與第一基于gan的化合物半導體材料不同的帶隙。在示例中,第一化合物半導體材料是gan,第二化合物半導體材料是algan。
43.在完成的增強模式器件中,化合物半導體層125形成為至少第一目標高度h1,而化合物半導體層405形成為第二目標高度h2,以使得2deg能夠形成在化合物半導體層125和化合物半導體層405之間的界面處??梢曰谝粋€或多個參數來確定或選擇目標高度h1和目標高度h2,所述參數諸如增強模式器件的期望的電特性或尺寸特性或第一或第二化合物半
導體材料的特性。在示例中,基于增強模式半導體器件的目標導通電壓來確定高度h1。高度h1可以確定或指示增強模式器件的無偏或無電的電氣特性(例如,當沒有電壓施加到器件的柵極時所需的器件的源極/漏極導電率,或在源極和漏極之間形成導電溝道所需的柵極電壓時)。在圖4a所示的工藝步驟中,化合物半導體層405被生長到小于h2的高度h3??梢赃x擇高度h3以確定增強模式器件的電氣或幾何特性。在一個示例中,高度h3對應于形成第二化合物半導體材料的量,該第二化合物半導體材料的量不足以在化合物半導體層125和化合物半導體層405的界面上形成2deg的導電溝道而不會受到電場的偏壓,例如在層125中增強模式器件的柵極觸點與第一化合物半導體材料之間形成的電場。在示例中,高度h3為5
?
30nm。
44.在一個示例中,圖4a中所示的結構可以包括設置在緩沖層115和化合物半導體層405之間的摻雜層,例如摻雜層120(圖1
?
3)。該摻雜層可以被圖案化以包括被配置為耗盡或抑制在化合物半導體層125和405的界面處形成的2deg的材料的區域(例如,區域160、220或315)。在示例中,如本文所述,圖案化區域可以包括活化的p型材料或aln材料。
45.由圖4b所示的結構描繪的處理步驟包括在化合物半導體層405(例如,gan勢壘層)上形成硬掩模410。硬掩模410形成在用于完成的增強模式器件的化合物半導體層405變薄的任何位置處,以諸如禁止在完成的增強模式器件未上電時(例如,未向完成的增強模式器件施加柵極電壓時)形成2deg導電溝道。在一個示例中,硬掩模410形成在增強裝置的柵極接觸的指定或指定位置處,并且具有基本上對應于柵極端子的幾何形狀的幾何形狀。硬掩模是使用任何合適的材料(例如sin或sio)形成的。
46.由圖4c所示的結構描繪的工藝步驟包括進一步形成或顯影化合物半導體層405,以便將層405的厚度增加到h2。如圖4c所示,化合物半導體層405的增加的厚度可以導致在區域415a和415b中形成2deg。然而,在硬掩模410阻止化合物半導體層405的厚度變得大于h3的區域420中未形成2deg。
47.由圖4d所示的結構描繪的工藝步驟包括去除硬掩模410以暴露出凹陷425。
48.由圖4d所示的結構描繪的工藝步驟包括形成增強裝置的柵極430,例如通過在凹陷425內或周圍沉積柵極電介質和金屬接觸材料。該過程可以通過適合于完成增強模式器件的制造的任何附加步驟來繼續。
49.圖5a和圖5b示出了根據各種實施例的具有可控制的掩埋p型區域510的增強模式半導體器件500的示圖。圖5a示出了增強模式器件500的截面,而圖5b示出了增強模式器件的俯視圖。增強模式器件500可以是增強模式器件100的示例,其被修改為包括控制電極505和可控制的掩埋的p型區域510??刂齐姌O505可以包括任何合適的導電材料,諸如被選擇以與可控掩埋的p型區域510形成歐姆接觸的金屬之類的金屬??煽刂频难诼竦膒型區域510可以是激活的p型區域,諸如區域160(圖1)??煽刂频难诼駊型區域510可以包括設置在柵極電極140下方的第一區域520,以及在源極接觸145下方延伸以與控制電極505接觸的第二區域525。如本文所述,第一區域520可以被配置為確定增強模式器件500的增強模式閾值電壓。第二區域525可以被配置為將諸如電荷之類的控制信號從控制電極505耦合到第一區域520。第二區域525可以包括去激活的p型材料515的區域。在一些實施例中,可以通過使第二區域525的一部分在柵極電極140和控制電極505之間失活來形成失活的p型材料515的區域,例如通過使用離子注入工藝來形成。失活的p型材料515的區域可以限制可控的掩埋p型
區域510對柵極電極和源極電極之間的區域中的2deg區域130的影響,從而將2deg區域130的耗盡限制到柵極電極140下方的區域155。
50.在增強模式器件500的操作中,可以向控制電極505施加電壓,以例如修改可控掩埋p型區域510的第一區域520中的電荷,例如修改增強模式器件的增強模式閾值電壓。
51.圖6a和圖6b示出了根據各種實施例的增強模式半導體器件600的圖,該增強模式半導體器件600具有被圖案化有階梯區域620、625或630的掩埋的p型區域。圖6a示出了增強模式器件600的橫截面,而圖6b示出了增強模式器件的俯視圖。增強模式器件600可以是增強模式器件500的示例,其被修改為包括階梯區域620、625或630。階梯區域620、625或630可以由摻雜層120形成,例如例如一層活化的p型材料,通過選擇性地使區域620、625或630中的p型摻雜劑失活,例如通過使用離子注入工藝分別以第一、第二和第三深度注入氫,使得注入深度從柵極電極140向漏極電極150增大。替代地,階梯區域620、625或630可以由層120(例如,活化的p型材料的層)形成,通過選擇性地使區域620、625或630中的p型摻雜劑失活,例如通過使用離子注入工藝分別以第一、第二和第三濃度注入氫,使得注入濃度從柵極電極140向漏極電極150減小。階梯區域620、625或630可以用作背面場板,以減小柵極電極140和漏極電極150之間的電場,與其他增強模式器件相比,諸如使得增強模式器件600能夠被高電壓驅動。
52.在一些實施例中,可以在沒有控制電極405或區域425的情況下制造增強模式器件600。在某些實施例中,可以在柵極電極140下方朝向源極電極145形成階梯區域620、625或630。
53.圖7a和圖7b示出了根據各種實施例的增強模式半導體器件700的圖,該增強模式半導體器件700具有被圖案化有帶狀區域720a、720b或720c的掩埋p型區域。圖7a示出了增強模式器件700的橫截面,而圖7b示出了增強模式器件700的俯視圖。增強模式器件700可以是增強模式器件500的示例,被修改為包括在毛刺的p型區域510中的帶狀區域720a、720b或720c。在一些實施例中,可以在沒有控制觸點405或區域425的情況下制造增強模式器件700。
54.如本文所述,可以通過例如通過使用離子注入工藝選擇性地使鈍化區域之外的p型摻雜劑去激活,使用摻雜層120(例如一層活化的p型材料)在柵極電極140下方形成帶狀區域720a、720b或720c。備選地,如本文所述,可以從諸如鈍化的p型材料的摻雜層120在柵極電極140下方形成條紋區720a、720b或720c,通過至少在區域720a、720b或720c中選擇性激活p型摻雜劑,例如使用退火工藝。帶狀區域720a、720b或720c中的一個或多個可以具有與其他帶狀區域720a,720b或720c中的一個或多個不同的摻雜水平,以便確定用于增強模式器件700的兩個或多個增強模式閾值電壓。這樣的不同摻雜水平可以包括不同的活化摻雜劑材料,不同濃度的活化摻雜劑材料,或在掩埋的p型區域510中摻雜劑被活化或失活的不同深度。
55.圖8示出了根據各種實施例的具有組合的耗盡模式化合物半導體器件(以下稱為“耗盡模式器件”)800a和增強模式化合物半導體器件800b的半導體器件800的示圖。耗盡模式器件800a可以是諸如耗盡模式hemt的耗盡模式fet的示例。增強模式器件800b可以是增強模式器件100(圖1)的示例。耗盡模式器件800a和增強模式器件800b可以包括基板810以及包括緩沖層815的器件結構、鈍化的p型化合物半導體材料的摻雜層820、第一化合物半導
體材料的第一層825、第二化合物半導體材料的第二層835,以及在第一層和第二層的界面處形成的2deg區域830。耗盡模式器件800a可以另外包括柵極電極840、源極電極845和漏極電極850。增強模式器件800b可以另外包括柵極電極860、源極電極855和漏極電極870。增強模式器件800b可以進一步包括掩埋的p型區域875,其被配置為耗盡2deg的區域865。如本文所述,掩埋的p型區域875可以被配置為確定增強模式器件800b的增強模式閾值電壓。
56.圖9示出了根據各種實施例的具有掩埋電阻器905的增強模式半導體器件900的圖。增強模式器件900可以基本上類似于增強模式器件100,被修改為使得源極電極和漏極電極接觸掩埋電阻器905。掩埋電阻器905可以包括摻雜層120的激活區。激活區可以被配置為具有指定濃度的激活摻雜劑,例如以確定激活區的薄層電阻。這種薄層電阻的范圍可以從每平方300歐姆(ohms/sq.)到1000歐姆/sq。與通過其他技術形成的器件電阻器相比,由于該可獲得的薄層電阻,掩埋電阻器905在具有較小或減小的總面積的同時可以具有高電阻。因此,與使用由其他技術形成的電阻器制造的器件相比,使用掩埋電阻器905制造的器件可以具有更小的電路面積。
57.圖10示出了根據各種實施例的可以用于制造增強模式化合物半導體器件的過程1000的示例。工藝1000可用于制造本文所述的任何其他增強模式器件。過程1000可以通過接收具有基本晶體結構的基板開始??梢詮南惹暗闹圃爝^程中接收這種基板,或者可以根據一種或多種基板生長和處理技術來生產這種基板。這樣的基板可以是晶片,例如藍寶石(α
?
al2o3)、gan、gaas、si、sic的任何多晶型物(包括纖鋅礦)、aln、inp的晶片,或用于制造半導體器件的類似基板材料。
58.在1005,可以在基板的表面上方形成第一化合物半導體材料的緩沖層。緩沖層可以包括異質外延gan薄膜,例如通過外延生長或通過使用另一種薄膜形成技術(例如化學氣相沉積(cvd))形成的薄膜,以具有大約400
?
500nm厚。
59.在1010,可以在緩沖層上方形成第二化合物半導體材料的摻雜層(例如,p型層)??梢允褂萌魏魏线m的工藝在緩沖層上外延生長這種第二化合物半導體材料至100nm的厚度。這種第二化合物半導體材料可以摻雜有諸如mg的p型摻雜劑。在一些實施方案中,可以使p型摻雜劑失活,例如通過使摻雜劑與鈍化材料例如氫反應。
60.在1015,可以在摻雜層上方形成溝道層。形成溝道層可以包括在摻雜層上方形成第三化合物半導體材料的第一層,然后在第一層上方形成第四化合物半導體材料的第二層??梢砸耘c緩沖層基本相同的方式形成第三化合物半導體材料的第一層,例如通過外延生長或使用另一種薄膜形成技術。在一些實施例中,第三化合物半導體材料的第一層可以是100nm厚的gan層。第四化合物半導體材料的第二層可以是例如通過使用任何合適的薄膜形成技術在第一層的表面上方生長的30nm厚的algan層??梢赃x擇第三化合物半導體材料和第四化合物半導體材料以具有不同的帶隙,以便在第一層和第三層之間的界面處形成異質結。這樣的選擇可以使2deg能夠在異質結處形成,例如在異質結處形成2deg區域。
61.在1020,可以在溝道層上方形成柵極電極。如本文所述,這種柵極電極可以包括被選擇為能夠實現增強模式器件的增強模式操作的任何合適的柵材料。
62.在1025,可以對摻雜層進行構圖,例如以在柵極電極下方形成隔離區域(例如,掩埋的激活的p型區域)。
63.參考圖11a和圖11b,圖案化摻雜層可以包括使用離子注入技術來選擇性地去激活
摻雜層的區域。圖11a和圖11b示出了離子注入工藝中的步驟的圖。
64.圖11a描繪了示例增強模式器件1100,其具有基板層1110、緩沖層1115、摻雜層1120、化合物半導體層1125(例如,第三化合物半導體的第一層)、2deg區域1130、化合物半導體層1135(例如,第四化合物半導體的第二層)、柵極電極1140、源極電極1145和漏極電極1150。摻雜層1120可以包括活化的p型材料的層。如圖11a中所描繪,可通過使用柵極電極1140作為掩模來圖案化摻雜層1120,以將鈍化材料1155選擇性地注入到由柵極電極暴露的摻雜層的區域中,以便自對準柵極電極下方的最終激活p型區域。盡管圖11a將柵極電極1140描繪為用于離子注入掩模,但是可以使用任何其他合適的掩模。
65.圖11b描繪了在離子注入過程之后的示例增強模式器件1105。如圖11b所示,離子注入工藝使由柵極電極暴露的區域1170a和1170b中的p型材料失活,而在d層1120的掩模區域1165中使p型材料保持活化。離子注入過程的結果是,恢復了2deg區域1130,除了在被掩蔽區域1165耗盡的區域1160處。
66.返回工藝1000,參考圖12a、12b和12c,圖案化摻雜層可以包括使用退火工藝來選擇性地激活摻雜層的區域,例如當摻雜層包括失活的p型材料層時。圖12a、圖12b和圖12c示出了用于在溝道層上方形成柵極電極之前使用退火工藝來圖案化增強模式化合物半導體器件的p型區域的器件結構的圖。
67.圖12a中的結構可以包括鈍化層1255和具有基板層1210、緩沖層1215、摻雜層1220、化合物半導體層1225(例如,第三化合物半導體的第一層)、2deg區域1230、化合物半導體層1235(例如,第四化合物半導體的第二層)、源極電極1245和漏極電極1250的部分制造的增強模式器件。摻雜層1220可以包括失活的p型材料層,例如失活的p
?
gan。鈍化層1255可包括任何合適的鈍化材料層,例如氮化硅。如圖12a中所描繪,可通過在鈍化層1255中形成空腔1275來圖案化摻雜層1220,以暴露化合物半導體層1235的在源極電極1245與漏極電極1250之間的區域。然后在n2或nh3環境中進行退火,例如在充滿環境n2/nh3氣體的室內進行退火,并加熱到1100至1200攝氏度(℃)之間的退火溫度。如圖12b所示,這樣的退火可以激活空腔1275下面的摻雜層1220的區域1265,同時使區域1270a和1270b保持不激活。然后可以去除鈍化層1255,并且可以使用已知技術形成柵極電極1240,如圖12c所示。
68.返回工藝1000,參考圖13a、13b和13c,圖案化摻雜層可以包括使用退火工藝來選擇性地激活摻雜層的區域,例如當摻雜層包括失活的p型材料層時。圖13a、13b和13c示出根據各種實施例的用于通過退火圖案化增強模式化合物半導體器件的p型區域的圖。這樣的圖案可以用于形成具有距源極電極閾值距離以內的柵極電極的增強模式化合物半導體器件。
69.圖13a描繪了部分制造的增強模式器件,其包括基板層1310、緩沖層1315、摻雜層1320、化合物半導體層1325(例如,第三化合物半導體的第一層)、2deg區域1330和化合物半導體層1335(例如,第四化合物半導體的第二層)。摻雜層1320可以包括鈍化的p型材料層。圖案化摻雜層1320可包括在部分完成的增強模式器件中形成空腔或凹陷1350,如圖13b所示。然后可以如前所述在n2/nh3環境中對部分完成的增強模式器件進行退火,以激活摻雜層1320的區域1340,而使區域1345保持禁用狀態。然后,諸如通過形成柵極電極1360、源極電極1365和漏極電極1370,可以繼續增強模式器件的制造,如圖13c所示。這樣的柵極電極1360形成在距源極電極的距離(柵
?
源距離)1375內,以使得當增強模式器件導通時(例如,
向柵極電極施加足夠的導通電壓時),使來自源極電極的電子能夠隧穿穿過耗盡區1355到達漏極電極1370。該圖案化可用于形成柵
?
源距離1375短于100nm的增強模式化合物半導體器件。
70.再次返回到過程1000,該過程可以包括在形成柵極電極之前在溝道層中,例如在第四化合物半導體材料的第二層中形成凹陷。然后可以至少部分地在凹陷中形成柵極電極。
71.在一些實施例中,過程1000可以包括在柵極電極和溝道層之間形成第二摻雜層(例如,第二p型摻雜層)。工藝1000可以進一步包括例如在離子注入工藝中使用柵極電極作為掩模來對在1010處形成的第一摻雜層和第二摻雜層進行構圖。
72.返回工藝1000,參考圖14a和14b,圖案化摻雜層可以包括使用退火工藝來選擇性地使摻雜層的區域失活,例如當摻雜層包括活化的p型材料層時。圖14a和圖14b示出了用于在溝道層上方形成柵極電極之后使用退火工藝來圖案化增強模式化合物半導體器件的p型區域的器件結構的示圖。
73.圖14a中的結構1400a可以包括鈍化層1455以及具有基板層1410、緩沖層1415、摻雜層1420、化合物半導體層1425(例如,第三化合物半導體的第一層)、2deg區域1430、化合物半導體層1435(例如,第四化合物半導體的第二層)、源極電極1445和漏極電極1450的增強模式器件。摻雜層1420可包括一層活化的p型材料,例如活化的p
?
gan。鈍化層1455可以包括任何合適的鈍化材料的層,例如氮化硅。如圖14a中所示,可以通過在鈍化層1455中形成第一空腔1475和第二空腔1480來圖案化摻雜層1420,從而在源極電極1445和柵極電極1440之間暴露化合物半導體層1435的第一區域,并且在柵極電極1440和漏極電極1450之間暴露化合物半導體層1435的第二區域。然后,可以在包括活化材料的環境(例如,h2退火環境)中對結構進行退火。如圖14b所示,這樣的退火可以分別使腔1475和1480下方的摻雜層1420的第一區域1470a和第二區域1470b失活,而使區域1465保持激活。激活區1465可以耗盡2deg的區域1460。
74.盡管以上討論公開了各種示例實施例,但是顯而易見的是,本領域技術人員可以做出各種修改,這些修改將實現本發明的某些優點,而不脫離本發明的真實范圍。
75.本文所述的每個非限制性方面或示例可以獨立存在,或者可以與一個或多個其他示例以各種排列或組合的方式組合。
76.上面的詳細描述包括對附圖的引用,這些附圖形成了詳細描述的一部分。附圖通過說明的方式示出了可以實施本發明的特定實施例。這些實施例在本文中也被稱為“示例”。除了所示出或描述的元件之外,這樣的示例可以包括元件。然而,本發明人還設想了僅提供示出或描述的那些元件的示例。此外,本發明人還設想了使用示出或描述的那些元素(或其一個或多個方面)的任何組合或排列的示例,關于此處顯示或描述的特定示例(或其一個或多個方面),或其他示例(或其一個或多個方面)。
77.如果本文檔與通過引用方式并入的任何文檔之間的用法不一致,則以本文檔中的用法為準。
78.在該文件中,術語“一個”或“一種”用于專利文件中,包括一個或多個、獨立于“至少一個”或“一個或多個”的任何其他情況或用法。在本文檔中,除非另有說明,否則術語“或”用于表示非排他性或“a或b”包括“a但不包括b”、“b但不包括a”和“a和b”。在本文檔中,
術語“包括”和“其中”用作相應術語“包含”和“其中”的普通等效詞。同樣,在以下權利要求中,術語“包括”和“包含”是開放式的,即,除在權利要求中的此術語之后列出的元件之外,還包括其他元件的系統、設備、物品、組合物、制劑或方法仍被認為屬于該權利要求的范圍。此外,在所附權利要求中,術語“第一”、“第二”和“第三”等僅用作標簽,并且不旨在對其對象施加數字要求。
79.上面的描述旨在是說明性的,而不是限制性的。例如,上述示例(或其一個或多個方面)可以彼此組合使用。在回顧以上描述之后,例如可以由本領域的普通技術人員使用其他實施例。提供摘要以符合37c.f.r.
§
1.72(b),以允許讀者快速確定技術公開的性質。提交本文檔時,應理解為不會將其用于解釋或限制權利要求的范圍或含義。另外,在以上詳細描述中,可以將各種特征組合在一起以簡化本公開。這不應該被解釋為意在意為未聲明的公開特征對于任何聲明都是必不可少的。而是,發明主題可以在于少于特定公開實施例的所有特征。因此,以下權利要求由此作為示例或實施例被并入到詳細描述中,每個權利要求作為獨立的實施例而獨立存在,并且可以預期的是,這樣的實施例可以以各種組合或置換彼此組合。本發明的范圍應參考所附權利要求書以及這些權利要求書所賦予的等效物的全部范圍來確定。
再多了解一些
當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1