上電復位電路的制作方法

文檔序號:24728932發布日期:2021-04-16 23:23
上電復位電路的制作方法

1.這總體上涉及電路,并且更具體地涉及上電復位電路。


背景技術:

2.在集成電路中,上電復位(por)電路響應于檢測到功率被施加到集成電路而生成復位信號。這有助于器件在釋放復位信號之前以已知的期望電壓狀態開始操作。在一些示例中,可以應用簡單的電阻器和電容器(rc)濾波器來控制復位信號的時序。與rc濾波器可提供的相比,許多上電情況要求在整個溫度范圍內具有更高的精度和確定性的操作。在一些電路中,可能需要低操作電流來操作por電路。因此,縮放電阻值以解決小電流可能需要太多的集成電路面積,并且會在電路激活復位信號之前造成較長的延遲??梢詫⒂性撮_關組件添加到por電路,以增加開關時間,然而,有源組件之間的過程和溫度變化可導致電路時序不準確以及其它不良特性。


技術實現要素:

3.在一個示例中,一種電路包括輸入級,該輸入級包括第一晶體管器件,該第一晶體管器件被配置為響應于第一偏置電流通過超過第一晶體管器件的第一閾值電壓來激活第一晶體管器件而生成第一輸出信號。補償級包括與第三晶體管器件耦合的第二晶體管器件。響應于第一輸出信號超過第二晶體管器件的第二閾值電壓而激活第二晶體管器件。第二晶體管器件被配置為設定第二閾值電壓以補償第一晶體管器件的過程和溫度變化。響應于第二晶體管器件的激活和第二偏置電流來激活第三晶體管器件。補償級被配置為響應于第三晶體管器件的激活而生成第二輸出信號。輸出級被配置為響應于第二輸出信號超過第三閾值電壓而生成復位信號電壓。
4.在另一示例中,一種電路包括第一晶體管器件,該第一晶體管器件具有耦合至其漏極的柵極,以及耦合至第一電壓軌的源極。第一電流源耦合在第二電壓軌和第一晶體管器件的漏極之間。第二晶體管器件包括耦合到第一晶體管器件的漏極的柵極。第二晶體管器件具有耦合到第二電壓軌的漏極。第三晶體管器件具有耦合到其漏極的柵極,以及耦合到第二晶體管器件的源極的源極。第二電流源耦合在第三晶體管器件的漏極和第一電壓軌之間。具有柵極端子的第四晶體管器件耦合到第三晶體管器件的柵極端子。第四晶體管器件具有耦合到第二電壓軌的源極端子和耦合到第三電流源的漏極端子。
5.在另一示例中,一種方法包括通過第一偏置電流對第一晶體管器件進行偏置以提供第一輸出電壓。該方法包括響應于第一晶體管器件的第一輸出電壓來激活第二晶體管器件。該方法包括響應于第二晶體管器件的激活和第二偏置電流來激活耦合至第二晶體管器件的第三晶體管器件以提供第三輸出信號。該方法包括響應于第二晶體管器件的第三輸出信號和第三偏置電流而激活第四晶體管器件以提供復位信號電壓。調節偏置電流中的至少一個偏置電流以在溫度范圍內補償復位信號電壓。
附圖說明
6.圖1示出提供上電復位信號的電路的示例框圖。
7.圖2示出提供上電復位信號的電路的示例電路圖。
8.圖3示出圖2的偏置電路的示例。
9.圖4示出采用升高的跳變閾值電平以提供上電復位信號的電路的示例電路圖。
10.圖5示出生成上電復位信號的方法的示例。
11.圖6示出隨著過程晶體管參數變化而相對于溫度的上電跳變電壓閾值。
12.圖7示出從電源軌達到電壓閾值的時間到斷言上電復位信號的時間之間的電路延遲時間。
具體實施方式
13.在本說明書中,上電復位電路在監視模式中監視下游電路(例如,微處理器電路)的操作電壓,并且當操作電壓在期望的操作范圍內時,釋放復位信號。提供了各種電路級,以利用納安級范圍內的低操作電流實現復位電路的快速和可靠的上電開關速度,同時還提供了在過程和/或溫度變化范圍內的一致開關性能。該電路包括輸入級,該輸入級包括第一晶體管器件,該第一晶體管器件被配置為響應于偏置電流通過超過第一晶體管器件的閾值電壓來激活第一晶體管器件而生成輸出信號。將偏置電流提供給第一晶體管器件的電流源可以耦合至高壓軌。例如,第一晶體管器件可以是諸如具有正閾值電壓的n溝道器件。補償級包括與第三晶體管器件耦合的第二晶體管器件。
14.第二晶體管器件響應于來自輸入級的輸出信號減去第二晶體管器件的閾值電壓而被激活。第二晶體管器件被配置為使得其補償第一晶體管器件的過程變化。在示例中,如果第一晶體管器件具有正閾值vth1,并且使用具有用于第二晶體管的閾值電壓vth2的相關器件,則它將補償第一晶體管器件的過程變化??梢栽诠枰r底上(例如,在ic中)彼此結合地制造此類晶體管,并且因此,如果一個晶體管的閾值在一個方向中增加,則另一補償晶體管的閾值也將在相同方向中增加,從而為第一晶體管器件提供過程補償。
15.出于本文描述的電路的目的,為了促進不存在誤跳變,補償級中的第二晶體管器件提供負閾值電壓(或接近零的閾值電壓)??梢皂憫诘诙w管器件的激活和第二偏置電流來激活處于補償級的第三晶體管器件。補償級可以被配置為生成第二輸出信號。輸出級可以被配置為響應于電源電壓超過第二輸出信號第三閾值電壓而生成復位信號??梢蕴峁┲T如偏置電流調節的過程參數和/或包括寬度和長度參數的晶體管參數,以允許在操作溫度范圍內調節復位電路的開關性能。
16.如本文中所使用的,術語“電路”可以包括執行電路功能的有源和/或無源元件的集合,諸如模擬電路。另外或可替代地,例如,術語“電路”可以包括集成電路(ic),其中所有或一些電路元件被制造在公共襯底(例如,諸如管芯或芯片的半導體襯底)上。
17.圖1示出提供上電復位信號電壓的電路100的示例。電路100包括輸入級110,該輸入級110包括第一晶體管器件114,該第一晶體管器件114被配置為響應于來自第一電流源120的第一偏置電流118通過超過第一晶體管器件的第一閾值電壓來激活第一晶體管器件而生成第一輸出信號116。補償級130包括與第三晶體管器件138耦合的第二晶體管器件134。響應于第一輸出信號116超過第二晶體管器件的第二閾值電壓來激活第二晶體管器件
134。第二晶體管器件134被配置為補償第一晶體管器件的過程和溫度變化。例如,如果第一晶體管器件114的閾值電壓在給定的過程制造中增加,則第二晶體管器件134被配置為在給定的過程制造期間相應地增加,反之亦然。響應于第二晶體管器件134的激活以及由第二電流源144設定的第二偏置電流140,第三晶體管器件138被激活。
18.補償級130被配置為響應于第三晶體管器件138的激活而生成第二輸出信號150。輸出級160被配置為響應于第二輸出信號150超過第三閾值電壓(例如,未示出的另一晶體管器件的電壓)而生成復位信號電壓164。如圖所示,電壓軌170(也稱為第二電壓軌)(例如,vdd)可以向相應的級110、130和160提供電力,并且電壓軌180(也稱為第一電壓軌)(例如,vss)可為相應級中的每個級提供返回路徑(例如,電接地)。
19.舉例來說,復位信號電壓164根據電路100中每個晶體管器件的閾值電壓而變化。復位信號電壓164也根據電路100中的溫度而變化。下面相對于圖2提供各種等式,其示出了復位信號電壓164的電壓閾值和溫度關系。一個或多個晶體管器件的w和l參數中的至少一者可以被配置為調節電路的跳變點。在另一示例中,可以根據溫度系數校正項來調節本文所述的偏置電流中的至少一個,以實現電路100的對應溫度校正??梢蕴峁┦┟芴赜|發器(例如,參見圖2)以緩沖復位信號電壓164。
20.本文所述的偏置電流中的每個偏置電流可以由配置為生成每個偏置電流的單獨的電流源生成。作為示例,每個此類電流源可以包括:連接到對應晶體管器件的漏極的輸入;連接在對應晶體管器件的源極的一端的電阻器;以及連接到對應晶體管器件的基極的電阻器的另一端(例如參見圖3)。在另一示例中,輸入級110可以包括與第一晶體管器件114串聯耦合的至少一個其它晶體管器件,以增加輸入級的閾值電壓電平(例如,參見圖4)。因此,補償級130可包括級聯到第二晶體管器件的至少一個其它補償晶體管器件,以為輸入級110中的至少一個其它晶體管器件提供過程補償(例如,參見圖4)。
21.因為使用晶體管器件(例如,參見圖4)生成偏置電流源,所以電路100僅從第二電壓軌170自供電,并且因此不需要啟動電路。在此,基于輸出級160中的最終輸出晶體管器件的源極電壓和柵極電壓之間的電壓比較(例如,參見圖2的m4)來生成復位信號電壓164。從第二電壓軌的啟動電壓得出的表示電路100泄漏電流的低靜態電流(i
q
)對延遲幾乎沒有影響,并且因此,由于晶體管器件在級之間的耦合特性并且沒有介入電阻路徑,因此電路100非???。電流受到相應電流源中晶體管器件的負閾值限制,并且因為該閾值很小,所以相應電流源中采用的電阻器的值較小,從而節省了硅電路面積。
22.圖2示出提供上電復位信號電壓(v
por
)的電路200的示例。與以上相對于圖1示出和描述的電路100相似,電路200包括輸入級204、補償級206和輸出級208。在該示例中,電路200包括第一晶體管器件m1,該第一晶體管器件m1具有耦合至其漏極的柵極(例如,二極管接法(diode
?
connected)的晶體管),并m1的源極耦合到另一個電壓軌,在該示例中示為v
ss
。第一電流源i
bias1
耦合在電壓軌(在該示例中示為v
dd
)與第一晶體管器件m1的漏極之間。
23.在補償級206中,第二晶體管器件m2包括耦合至第一晶體管器件m1的漏極的柵極。第二晶體管器件m2具有耦合到電壓軌vdd的漏極。第三晶體管器件m3具有耦合至其漏極(例如,二極管接法的晶體管)的柵極和耦合至第二晶體管器件m2的源極的m3的源極。第二電流源i
bias2
耦合在第三晶體管器件m3的漏極與電壓軌v
ss
之間。
24.輸出級208包括第四晶體管器件m4,該第四晶體管器件m4具有耦合至第三晶體管
器件m3的柵極端子的柵極端子。第四晶體管器件m4還具有耦合至高壓軌v
ss
的其源極端子,以及耦合至第三電流源i
bias3
的其漏極端子。m4的漏極提供復位信號電壓210,該復位信號電壓210用于提供上電復位信號(v
por
),諸如本文所述。在圖2的示例中,復位信號電壓可以由施密特觸發器220緩沖,并進一步由緩沖器230調整,以生成用于下游電路(未示出)的v
por
。
25.如前所述,第四晶體管器件m4的漏極端子提供電路200的復位信號電壓210,該復位信號電壓210根據每個器件的閾值電壓而變化。復位信號電壓210基于m4的源極電壓和柵極電壓之間的比較。對于圖2的示例,復位信號電壓210可以表達為如等式1中所示。作為示例,復位信號(v
por
)可以表達如下:
[0026][0027]
其中
[0028]
vth1st是第一晶體管器件m1的閾值電壓,
[0029]
vth2nd是第二晶體管器件m2的閾值電壓,
[0030]
vth3rd是第三晶體管器件m3的閾值電壓,
[0031]
vth4th是第四晶體管器件m4的閾值電壓,
[0032]
η是亞閾值斜率因子(例如,在約1和約1.5之間),
[0033]
vt是常數,其包括玻爾茲曼常數、絕對溫度和電荷(q),以及
[0034]
ln表示自然對數,
[0035]
ibias1是第一偏置電流,
[0036]
ibias2是第二偏置電流,
[0037]
ibias3是第三偏置電流,
[0038]
beff1st是受第一晶體管器件的寬度(w)和長度(l)參數影響的晶體管增益項,
[0039]
beff2nd是受第二晶體管器件的w和l參數影響的晶體管增益項,
[0040]
beff3rd是受第三晶體管器件的w和l參數影響的晶體管增益項,以及
[0041]
beff4th是受第四晶體管器件的w和l參數影響的晶體管增益項。術語也被稱為本文描述的溫度系數校正項(tempco)。
[0042]
因為等式1中的閾值項以差分狀態出現(針對本文所述的相關pmos和nmos器件),當設定vpor信號時,晶體管器件中的過程和溫度變化得以減輕,因為相關器件(例如,通過使用相似制造過程進行相關)在整個溫度范圍內彼此跟蹤,諸如等式1中所示。在一個示例中,第二晶體管器件134可以是負閾值晶體管器件或耗盡型晶體管器件。另外,通過調節溫度系數校正項(tempco)(例如,等式1中與閾值電壓無關的項),可以使復位信號電壓164成為溫度的期望函數。
[0043]
第一晶體管器件m1可以是具有正閾值電壓的n溝道器件,第二晶體管器件m2可以是具有負閾值電壓并被配置為補償第一晶體管器件的閾值的過程變化的n溝道器件。例如,第三晶體管器件和第四晶體管器件可以是p溝道器件。m2還通過其負閾值配置,以減輕電路200的誤跳變。在一些示例中,晶體管器件mp1、mp2、mp3和mp4中至少一個晶體管器件的w和l參數中的至少一者可以配置為調節相應的beff項(例如,在實現該器件的ic芯片的設計和
布局中設定)和/或相應器件的電壓閾值。
[0044]
另外或可替代地,可以設定偏置電流i
bias1
、i
bias2
和i
bias3
中的一個或多個(例如,通過配置相應的電流源)以相對于溫度來調節操作行為。例如,通過調節等式1的一個或多個beff參數和/或i
bias
參數,可以減輕溫度變化(例如,凈tempco可以近似為零)。因此,基于對每個晶體管器件的beff和/或供應相應器件的電流源的調節可以配置正的tempco,可以配置負的tempco,或者可以配置平坦的tempco。當vdd達到閾值時,i
bias1
提供電流以導通m1。當m1的漏極端子達到閾值時,m2導通,然后導通用作二極管的m3。這進而與m4接合,該m4導通時將其輸出在210處拉至vdd。當210被拉高時,其由施密特觸發器220反轉,并再次由緩沖器230反轉以生成vpor。
[0045]
圖3示出圖2的偏置電路的示例。在該示例中,示出了示例偏置源ibias實現為晶體管器件300和電阻器310的組合,然而,其它電流源實現方式也是可能的。例如,包括晶體管器件300和電阻器310的ibias源可用于驅動晶體管m1,諸如圖2中所示。晶體管器件300用作電流源,該電流源包括連接到對應晶體管器件的漏極的輸入。電阻器310連接在對應的晶體管器件300的源極的一端,并且電阻器的另一端連接到對應的晶體管器件的基極。通過以該方式實現偏置電路,晶體管器件300由于其相應的閾值電壓而提供了期望的偏置電流,因此可以在310處采用相對較小的電阻器值來減小電路面積。
[0046]
圖4示出示例電路400,其采用升高的跳變閾值電平來提供對應的上電復位信號電壓。類似于本文先前描述的示例,電路400包括輸入級404、補償級406和輸出級408。輸入級404包括串聯連接到提供對應偏置電流i
bias1
的電流源的晶體管器件m1和m2。晶體管器件m1和m2提供組合的閾值電壓,該閾值電壓升高了電路400的整體復位跳變閾值電平。補償級406包括分別為m1和m2的閾值電壓提供誤跳變和過程補償(例如,以相似的硅工藝制造并且具有跟蹤但與m1和m2相反的閾值)的晶體管器件m3和m4。晶體管器件m3連接到被配置為提供對應的偏置電流i
bias2
的電流源,而晶體管器件m4被連接到m5,該m5進而連接到被配置為提供對應的偏置電流i
bias3
的電流源。m5的柵極和漏極在輸出級408中連接到m6的柵極,其中m6連接到被配置為提供對應的偏置電流i
bias4
的電流源。m6的漏極驅動復位信號電壓410,該復位信號電壓410可以由施密特觸發器420緩沖并且可以由反相器430進一步緩沖,以生成上電復位信號v
por
。
[0047]
因此,在該示例中,輸入級404包括與第一晶體管器件(例如m1)串聯耦合的一個或多個其它晶體管器件(例如m2),以增加輸入級的閾值電壓電平。補償級406包括級聯到第二晶體管器件(例如,m4)的一個或多個其它補償晶體管器件(例如,m3),為輸入級404中的至少一個其它晶體管器件(例如m2)提供誤跳變和過程補償。因此,通過將m1和m2實現為二極管連接的晶體管器件,并在補償級中包括后續的源極跟隨器m3和m4,可以為電路400提供跳變點調節,同時還消除了過程變化。例如,可以通過在第一級中使用多個二極管連接的nmos晶體管器件(諸如m1或正常和負電壓閾值nmos器件的組合)并在補償級406之前和/或之內添加后續的基于負電壓閾值的源極跟隨器以消除溫度內的變化來進行跳變點調節,因為一個閾值將在給定溫度范圍內增加,而另一個閾值將在給定溫度范圍內降低。代替使用諸如m5的負閾值pmos,還可以合并具有pmos器件的源極跟隨器級(標稱電壓為零或正電壓閾值)。類似于上面圖2的電路,當vdd達到閾值時,i
bias1
提供電流以導通m1和m2。當m2的漏極端子達到閾值時,m3導通,而當m3的漏極超過m4的閾值時,m4導通。m4導通,然后導通用作二極
管的m5。這進而與m6接合,該m6導通時將其輸出在410處拉至vdd。當410被拉高時,其由施密特觸發器420反轉,并再次由緩沖器430反轉以生成vpor。
[0048]
鑒于上述的前述結構和功能特征,參考圖5將更好地了解示例方法。雖然為了說明的簡單起見,該方法被示出并描述為串行執行,但是應當理解并了解,該方法不受所示出的順序限制,因為該方法的部分可以以不同的順序發生,和/或同時從此處顯示和描述的內容中獲取。例如此類方法可以由各種硬件電路執行,諸如包括本文公開的那些硬件電路。
[0049]
圖5示出用于生成上電復位信號電壓的方法500的示例。在510處,方法500包括通過第一偏置電流來偏置第一晶體管器件以提供第一輸出電壓。在520處,方法500包括響應于第一晶體管器件的第一輸出電壓來激活第二晶體管器件。在530處,方法500包括響應于第二晶體管器件的激活和第二偏置電流而激活耦合至第二晶體管器件的第三晶體管器件以提供第三輸出信號。在540處,方法500包括響應于第二晶體管器件的第三輸出信號和第三偏置電流而激活第四晶體管器件以提供復位信號電壓。調節偏置電流中的至少一個偏置電流以在溫度范圍內補償復位信號電壓。
[0050]
復位信號電壓可以根據每個器件的閾值電壓而變化,使得復位信號電壓根據以上相對于圖2所述的等式1進行調節。圖2描述了晶體管器件之間的閾值電壓如何組合以生成復位信號電壓。此外,可以根據以上相對于圖2描述的等式1,針對相應晶體管器件和/或針對驅動器件的相關電流源,關于beff項進行溫度調節。
[0051]
圖6是圖600,其示出了隨著過程晶體管參數變化而相對于溫度的上電跳變電壓閾值。圖600的y軸表示以伏特為單位的por跳變電壓,而x軸表示溫度。線610、620、630、640和650中的每條線表示相應的過程拐角。如本文所使用的,術語“過程拐角”是實驗設計(doe)的示例,該實驗設計是指在將集成電路設計應用于半導體晶圓上所使用的制造參數的變化。過程拐角表示這些參數變化的極限,在這些參數變化范圍內,已經蝕刻到晶圓上的電路應該正確運行。在630處,過程拐角指示通過本文描述的電路的模型閾值路徑,其中針對標稱情況設定用于相應晶體管器件的過程參數。在650處,在強拐角示例中,nmos器件的閾值電壓將低,遷移率將高,等等,這意味著更高的驅動強度。在610處,示出了弱拐角示例,其中nmos器件的閾值電壓將高,遷移率將低,等等,這意味著較低的驅動強度。在620和640處,傾斜的拐角示出pmos或nmos中的一個較強,而另一個較弱。
[0052]
有利地,圖2和圖4中所示的電路可以在晶體管參數變化上以期望的上電跳變電壓閾值進行操作,諸如圖6中所示。這是由于本文所述的補償級具有與輸入級相反的閾值,該閾值減輕了溫度范圍內的誤跳變。另外,通過在相同的面積上制造輸入級晶體管器件和補償級晶體管器件,并在管芯的制造條件下進行加工,也可以在期望的溫度范圍內提供如圖6中所示的此類電壓閾值性能。
[0053]
圖7是示出在功率軌達到電壓閾值的時間到斷言上電復位信號的時間之間的電路延遲時間的圖700。圖700的y軸表示以微秒為單位的por跳變電壓延遲,而x軸表示溫度。線710、720、730、740和750中的每條線指示相應的過程拐角。y軸上指示的時間表示vdd越過por跳變點到por電壓達到閾值的時間的延遲。在730處,過程拐角指示通過本文描述的電路的模型閾值時序路徑,其中針對標稱情況設定相應晶體管器件的過程參數。在750處,在強拐角示例中,nmos器件的閾值電壓將低,遷移率將高,等等,這意味著較高的驅動強度,這會影響所示的電路時序。在710處,示出了弱拐角示例,其中nmos器件的閾值電壓將高,遷移率
將低,等等,這意味著較低的驅動強度,這影響了所示的電路時序。在720和740處,偏斜的角示出pmos或nmos中的一個較強,而另一個較弱。
[0054]
類似于以上關于圖6所描述的優點,圖2和圖4中所示的電路可以在圖6中所示的晶體管參數變化上以期望的延遲時間操作。這是由于此處設計的補償晶體管配置所致,其中在相應電路中可以采用低電阻值。由于本文所述的輸入級和補償級之間的過程補償,并且由于在輸入級和補償級中利用交替的正閾值和負閾值來減輕本文所述的誤跳變,因此可以采用低電阻值。
[0055]
在權利要求的范圍內,在所描述的實施例中可以進行修改,而其它實施例也是可能的。
再多了解一些
當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1